Купить Altera MAX 10 FPGA CPLD экспериментальный Модуль платы система модуль эксперимента доска

Описание

Экспериментальный модуль системная плата Altera MAX 10 FPGA CPLD

Введение в систему разработки:

FPGA: MAX 10: 10M08SCE144C8 Последовательный порт: PL2303 USB к последовательному порту специальный чип. Пользователь экспериментСветодиодный: 2 трехцветные полноцветные. Пользователь Тестовая кнопкаКлюч: 4. Системные часы: настольные активные часы. Интерфейс:Джтаг Все пользовательские ввода/вывода выводятся. Источник питания: использование LT1085 и других специальных чипов питания, интерфейс внешнего вход DC5V Размер основной платы: 95 мм × 76 мм

Введение в MAX 10

Altera MAX®10 FPGA использует расширенные функции обработки в недорогих, одночипных, малоформатных упакованных программируемых логических устройств, и является революционным нелетучим интегрированным устройством. Унаследованные одночиповые характеристики предыдущего поколения серии устройств MAX, используя одноядерный или двухъядерный источник питания напряжения, его плотность от 2 K до 50 kle. Серия Max 10 FPGA обеспечивает передовую мелкую вафельную упаковку (3 мм x 3 мм), а также большое количество упаковочных изделий I O pin.

Макс 10 FPGA производится с помощью встроенной технологии TSMC 55 нм или флэш-памяти и поддерживает функцию мгновенного подключения. Его интегрированные функции включают в себя аналоговый-цифровой преобразователь (ADC) и две конфигурации флэш-памяти, что позволяет хранить два изображения на одном чипе и динамически переключаться между изображениями. В отличие от CPLD, MAX 10 FPGA также включает полнофункциональные функции FPGA, например,Nios®II мягкий встроенный процессор поддержкаМодуль цифровой обработки сигнала (DSP) и мягкий контроллер памяти DDR3.

Макс 10 FPGA улучшает уровень интеграции компонентов системы, так что расходы на уровне системы снижены:

Двойная конфигурация флэш-памятьЯдро флэш-памяти поддерживает двойную настройку и использует тысячи перепрограммированных обновлений безопасности реального сбоя. Моделирование модульИнтегрированная с ADC и датчиком температуры, функция выборки и сортировки является очень гибкой, которая сокращает задержку и уменьшает площадь печатной платы. Мгновенное соединение-Max10 FPGA-это первое устройство, которое начинает работать на системном плате, управляя запуском других компонентов, таких как FPGA высокой плотности, ASIC, asp и процессор. Nios®II мягкий сердечник встроенный processo-Max10 FPGA поддерживает интегрирование Altera soft core Nios II встроенный процессор, обеспечивая встроенных разработчиков с одним чипом, полностью настраиваемый Мгновенный Переключатель-на процессорной подсистеме. Модуль DSPВ качестве первого нелетучего FPGA с DSP, MAX 10 FPGA очень подходит для высокопроизводительных и высокоточных приложений с интегрированным мультипликатором 18x18. DDR3 внешний интерфейс памяти-Max10fpga поддерживает интерфейсы DDR3 SDRAM и LPDDR2 с помощью контроллера памяти soft core Intelligent свойства (IP), подходящего для видео, пути передачи данных и встроенных приложений. Пользовательский флэш-память-С функцией хранения кода флэш-памяти 736 КБ, MAX 10 FPGA поддерживает расширенные одночиповые Встроенные приложения Nios II. Емкость флэш-памяти пользователя зависит от выбора конфигурации.

Altera MAX 10 FPGA CPLD экспериментальный Модуль платы система модуль эксперимента доска