DSP2812+ FPGA+ NIOS макетная плата TMS320F2812 EP2C8Q208C8

[Система Введение]

Этот набор основан на TMS320F2812 + EP2C8Q208C8's DSP + FPGA + NIOS обучающая и развивающая платформа, дающая полную поддержку и мощные функции TMS320F2812 и ALTERA циклон II. руководство пользователя комплекта разработки детально и легко понять, большое количество исходного кода легко начать (разделено на DSP И FPGA 2 части). Мы предоставляем полный IP ядро FPGA для пользователя, система распределена и соединена через ядро IP, и пользователь может отрезать или добавить функцию в соответствии с потребностями. Поскольку наши периферийные устройства являются передовыми технологиями, такими как FPGA и DSP соединение, преобразование уровня, изоляция автобуса и третейский процесс, это очень удобно, гибко, лаконично, из-за этой системы структуры, таким образом, он работает и устойчив, и может регулировать ток вождения, задержку, Стандарт выходного уровня каждого порта ввода/вывода в соответствии с требованиями. Он может полностью использовать большое количество ip-ядер CycloneII и PLL для высокоскоростных, высоких стабильных DSP + FPGA приложений, а также может использовать ALTERA DSP builder для генерирования одного или нескольких ip-ядер DSP, так что может быть создана прикладная система многожильного ЦП. Эти средства недоступны для общего CPLD. Эта структура дает полную воспроизведение гибкости FPGA, высокой производительности и TMS320F2812 богатые ресурсы. Макетная плата через профессионального старшего инженера в соответствии с высокочастотной системой проводки для ручной конструкции проводки, полное внимание системы анти-помех и проблемы петли, поэтому работа и стабильность. Это первый выбор для начинающих и исследователей, занимающихся исследованиями, для обучения F2812 и FPGA.

Эта макетная плата предназначена для начинающих для обучения и использования. Он также может быть встроен в продукт пользователя как системная плата для пользователей, чтобы сделать два разработки, чтобы сократить цикл разработки продукта.

[Системные ресурсы]

Процессор для цифровой обработки сигналов TMS320F2812, 32 bit с точечной высокоскоростной цифровой процессор, максимальная рабочая частота 150 м;

Встроенная вспышка 128 K * 16 бит в чипе может использоваться для удобного затвердевания пользовательских программ, а вспышка может быть зашифрована.

18 K * 16 bit SRAM встроен в пленку.

4 K * 16 бит загрузочный ПЗУ встроен в чип.

1 K * 16 бит OTP rom встроен в чип.

Расширенный 256 K * 16 бит SRAM, IS61LV25616;

Расширьте флэш-память 512 K * 16 бит, SST39VF800, чтобы облегчить сжигание более крупных программ;

Размеры на 2-8 л сегментный цифровой трубок;

8 светодиодный светоизлучающие трубки, удобная индикация состояния;

9 самостоятельных кнопок вытягиваются.

1 зуммер;

1 interface интерфейс, который можно подключить к ПК для эксперимента.

1 способ RS-485 интерфейса, удобная сеть пользователей, меры защиты портов;

1 интерфейс CAN2.0, удобный для сети пользователей;

16 AD входной интерфейс (входной диапазон от 0 до 3 В), во-первых, во-вторых, можно подключить DA выход для проверки эксперимента, 3, 4 входа плюс ограничитель и amp следующая обработка, входной диапазон от 0 до 3 В (внимание не должно превышать диапазон!);

4 DA выходной интерфейс;

1 USB 2 интерфейс устройства, схема является зрелых чипом CY7C68013, обеспечивает готовую прошивку и пример кода вызова ПК, может легко общаться с ПК, продолжить два разработки;

Разъем для наушников может легко выполнять функцию воспроизведения.

Гнездо для микрофона используется для записи удобно.

12864 китайский Графический ЖК-дисплей интерфейс;

1602 символьный ЖК-интерфейс;

1 EEPROM, чип 24LC64, эксперимент передачи данных с IIC автобусом;

Интерфейс управления двигателем постоянного тока, дизайн анти штепсельной вилки;

Интерфейс управления шаговым двигателем, дизайн анти-штепсельной вилки;

Интерфейс SPI, удобный сетевой интерфейс;

Все вывод pwm интерфейсов был получен, и пользователи могут использовать их в соответствии с особыми требованиями.

Неэкранированный входной интерфейс источника прерывания для внешнего расширения 2 дорог.

Он может продлить до 5 каналов прерываемого входного интерфейса источника, и 1 из них может быть активирован клавишами.

До 16 входных и 14 выходных интерфейсов, пользователи могут увеличить и удалить количество расширенного ввода/вывода, модифицируя IP ядро FPGA, которое мы предоставляем.

Автобус открытый, линия передачи данных, адресная линия, линия управления и специальная функция pin все led, что удобно для пользователей, чтобы разработать два раза.

+ 5 В, 3,3 В, GND и другие испытательные точки мощности;

Блок питания поставляется напрямую с помощью внешнего регулятора напряжения.

Независимый переключатель, блок питания, удобная работа;

Четыре фиксированных отверстия удобны для установки и фиксации пользователя.

2 цифровых трубки, через FPGA и DSP интерфейс.

Вход 8 клавиш, через интерфейс FPGA и DSP.

Предоставляется входной интерфейс источника прерывания.

Он обеспечивает Ручной Автоматический Сброс цепи для легкой отладки.

Обеспечивает открытие автобуса, линии передачи данных, адресной линии, линии управления, специальные функции pin все выход, удобный пользователь два раза разработки.

Зуммером.

Блок питания может быть выбран перемычкой или интерфейсом USB.

1 независимое реле, каждое реле обычно открытое и нормально закрытое, и Электрический шок был выбран для удобства пользователя.

Новый ALTERA cylconeII FPGA EP2C8Q208C8 используется для интерфейса и общения с DSP, и расширение порта ввода/вывода было выделено отдельно.

Материнскую плату ячейки: 8256

I/O: 139

Регистрирует: 8745

Дифференциальные пары ввода/вывода. 62

Битов памяти: 165888

M4K ram блоки: 36

Скорость Класс: 8

Plls: 2

Чип конфигурации FPGA EPCS16 16 M бит может удовлетворить большинство требований к конфигурации.

Память SDRAM 8 M X16bit 16 M может сохранять временные собранные данные. Или храните данные эксперимента NIOS.