FPGA макетная плата XC6SLX25 основная плата+ удлинитель набор золотой палец(GF) интерфейс

Основная плата ресурсы:

1. ядро FPGA чип XC6SLX25-2FTG256.

2. чип конфигурации вспышки W25Q64BV, 8 Мб памяти, также может использоваться для хранения данных пользователя.

3. DDR3 памяти гранулы MT41J64Mxx-15E, 1 Гбит (128 Мбайт) объем запоминающего устройства, а также может поддерживать 320 МГц основная частота.

4. Поддержка режима JTAG и SPI, где SPI совместим с интерфейсом x1, x2, X4.

5. Активный кварцевый генератор 50 МГц на плате поддерживает пользователей для расширения часов.

6. SO-DIMM-204PIN золотой палец Удлинительный порт sup порт s высокоскоростной IO.

7. В общей сложности 94 IOs могут быть расширены с помощью пользователей, которые можно извлекать золотыми пальцами.

8. В общей сложности 8 пользовательских расширяемых часов (4 пары дифференциальных часов) вытягиваются золотыми пальцами.

9. интерфейс конфигурации и источник питания предоставляются внешне через золотой интерфейс пальца.

Расширена плата ресурсы:

1. SO-DIMM-204PIN разъем, может быть приклеен с нашей различной FPGA золотой палец основной платы.

2. TI модуль питания TPS62130, 3,3 В/2,5 в/1,5 В/1,2 В напряжение.

3. TI модуль питания TPS51200, DDR эталонное напряжение, ингаляция тока и всасывание (раковина и источник).

4. Поддержка Стандартный JTAG интерфейс загрузки Altera и Xilinx.

5. USB 2,0 чип CY7C68013A поддерживает 480 Мбит/с высокоскоростной режим и GPIF интерфейсом.

6. Чип Ethernet W5500 поддерживает 100 Мбит/с, протокол TCP/IP/UDP и интерфейс SPI.

7. аудио чип WM8731, 24bit ADC/DAC, 96 Кбит/с, интерфейс IIS.

8. Пользовательский IO Расширенный разъем 2*30 PIN.

9. один SD разъём, один цифровой светодиодной лампой, две клавиши и четыре светодиодный свет.