S1300 PCI макетная плата PCI FPGA макетная плата макетная платформа

Описание

S1300 PCI FPGA плата для эксперимента по разработке принимает интерфейс PCI, чтобы облегчить пользователя для самостоятельного развития.
Пользователи могут проектировать и применять Подключаемый модуль, например, внешний A/D сбор данных,
Применение системы обработки данных изображения, и так далее, не нужно иметь слишком много понимания интерфейса PCI.
Макетная плата совместима с макетной платой FPGA серии пожарный нож «дракон» компании Иридиум элемент, и цена очень дешевая.
В чипе FPGA используется новая серия CYCLONE FPGA компании ALTERA.
EP1C6Q240C8 (стандартная конфигурация)/EP1C12Q240C8 с 6000/12000 логическими макроблоками, соответственно.
Это эквивалентно стандартной 150 тысяч/30 миллионов логической цепи ворот со скоростью-8, и скорость скомпилированной системы может достигать 100 МГц,
Он может поддерживать разработку системы NIOS2 ядра ALTERA и среды разработки NIOS2, скомпилированной
Выполняемые файлы могут быть загружены через интерфейс PCI на флэш-память на макетной плате;
Предоставляем бесплатные диски для инструментов разработки ALTERA QUARTUS2 4,1 и NIOS2 1,01 бесплатно;
Макетная плата поддерживает как и PS загрузки, и предоставляет бесплатную ALTERA с макетной платой
BYTEBLASTER 2 загружает кабель для пользователей.
Предоставить руководство по разработке процессора NIOS2 и техническую поддержку;

Интерфейс внешнего автобуса интерфейса PCI Материнская плата поддерживает 8,16 и 32 бит шины данных, который может быть непосредственно с Процессор,
SDRAM, FIFO, чип внешнего интерфейса и другие устройства напрямую подключены.
Ниже приведен внутренний ip-основной интерфейс платы развития FPGA:
Шина PCI 2,2 стандарт, 32 bit, автобус, полный VHDL исходный код дизайн;
Поддержка чтения конфигурации шины PCI, записи конфигурации;
Поддержка PCI шины IO чтения, IO записи;
Поддержка PCI bus MASTER считывание, BUS MASTER запись;
Поддержка внутреннего прерывания DMA и генерации прерывания внешнего входа шины;
Поддержка двух разъемов PCI IO размером 256 байт;
Поддержка пространства памяти PCI, размером 4 м байт;
Поддержка режима доступа PCI burst, длина пакета составляет от 8 до 128 длины двойного слова;
Пользователь может самостоятельно определить идентификатор устройства и идентификатор производителя.

1 ядро процессора NIOS2 для тестирования пользователя;
1 FPGA внутренний 16C450 последовательный порт, полное ядро VHDL;
1 группа 4MX32 бит SDRAM, максимальная емкость для поддержки 64MX32 бит SDRAM интерфейс, полностью VHDL
Предоставляется исходный код интерфейса SDRAM ядра.
1 группа 16 бит флэш (29LV800BB), 1 м байт, может быть расширена до 32 бит,
Самая высокая 16 м байт флэш-памяти, полный VHDL исходный код дизайн предоставлен, обеспечивает NIOS2 загрузчик ЦП;
4 канальный выход переключателя, коллектор холостого хода выход, 500mA приводной ток, расширяемый
Выход на 64 выхода;
4-канальном переключатель Кол-во вход переменного тока, оптической изоляцией вход переменного тока, может быть увеличена до 64 путь входного сигнала;
1 7-сегментный цифровой дисплей труб на выходе и обеспечить прямую функция отображения для содействия развитию FPGA.
И отладки;
4 Светодиодный индикатор состояния, обеспечивающий отладочное и тестовое использование, полный
Предоставляется исходный код ядра VHDL;
2 ключа ввода, обеспечивают функцию тестирования внешних входных прерывания для пользователей для тестирования и отладки для использования;
Увеличения доступного пространства Стандартный 32 бит шины данных для того чтобы обеспечить DMA передача данных потенциала;

Все вышеуказанные функции обеспечивают интерфейс PCI для доступа и работы, обеспечивая DOS, WINDOWS98/WINDOWS
2000 драйвера WDM и исходный код для тестовой программы.

С FPGA development board, QUARTUS4.1 и NIOS2 1,01 development tool disks предоставляются бесплатно, и
ALTERA BYTEBLASTER 2 загружает один кабель;
Макетная плата поддерживает режим загрузки AS/PS.

Производительность и совместимость, проверка стабильности
Макетная плата PCI-E протестирована на следующей машине совместимости ПК и работает нормально через:
В тесте производительности используется метод циклической максимальной передачи, размер каждого блока DMA составляет 512 к байт, а средняя скорость потока 5 секунд рассчитывается на 1.

Сколько блоков DMA передаются во второй.
Процессор памяти основной чип группа операционная система DMA чтение DMA запись
P4 2,66G 512 M DDR 915 P 533 WIN2000/XP FSB 112 M байт/сек 89 M байт/сек

Применение Область применения:

Сбор промышленных данных, a/d, d/a преобразование данных, обработка данных;
Множественные 232/485 расширения, без необходимости внешнего 16c550, 1k50 для обеспечения 6 последовательных портов.
FIFO внутреннего 16C550 может достигать 1 K байтов;
Расширение количества входного/выходного сигнала мультиплексного переключателя может быть расширено до 64.
Буфер данных PCI, шифрование данных;
Промышленное управление;

Следующее является частью пользовательского блока:
Chengdu Institute of optoelectronic technology, CAS
29 Чэнду отдела электроники
Независимая группа по исследованиям и разработкам в Пекине ColdFire
30 Чэнду отдела электроники
611 air force Чэнду
Нанкай
Китайский научно-технический университет, Hefei
Пекинский Золотой глаз технологии Ко., лтд.
Пекин Мег Бейт Ко., лтд.
Колледж компьютерной информации, Чэнду Университет электронных исследований и технологий
Тяньцзинь ингберт аэрокосмическая наука и техника Co ltd;
Компания Changzhou Guoguang Data conciation Co., Ltd.
Колледж машиностроения, шаньдунский университет;
Государственный завод по производству оборудования Желтой реки;
63 НИУ Нанкин;
Сучжоу Yi Di industrial control co., Ltd.
Harbin technical & Xiang Electronics co., Ltd.
Шэньчжэнь Hong Kong Institute of производства, научно-исследовательских и научно-исследовательских;
Отдел электронной инженерии, Пекинский технологический университет;
Пекинское испытательное оборудование, лтд.
Школа инжиниринга, Нанкинский технологический университет;
Инженерный Университет ВВС, Сиань;