Высокоскоростной AD (32 MSPS) + DA (125 MSPS) модуль VER2.0

Амплитуда выходного сигнала DA от-5 В до + 5 В. Амплитуда сигнала обнаружения AD от-5 В до + 5 В, с защитой от перенапряжения.

2*20 двухрядная игольчатая структура, 2*20 мастер-ряд

Если пользователям нужны два высокоскоростных канала AD/DA, они могут приобрести две высокоскоростные платы расширения AD/DA для подключения к нашей основной плате

Таким образом, это двойная структура AD/DA, независимый контроль ввода/вывода

Этот модуль необходимо использовать совместно с другими макетными платами. Список поддерживаемых плат разработки FPGA приведен ниже

SOPCОсновная плата
Циклон NIOS-IIМакетная платаVER3.0	Циклон NIOS-IIМакетная платаVER4.0
HS2C35 V5.2	CYCLONEII EP2C8Макетная платаVER3.0
Циклон Характеристическая вязкость полимера EP4CE30	CYCLONEIII EP3C25Макетная платаVER2.0
XILINX XC2S200FPGAВстроенная система макетная плата(20Десять тысяч человек)	CYCLONE IV EP4CE30 NIOS2 SOPCDevelopment board
ALTERA, ПЛИС, FPGA/CPLDОсновная плата
ALTERA EPF1K30/50Тест разработки доска	EP1K100B +Оценочная плата
ALTERA EPM570Высокого качестваPLDУчебный комплект	ALTERA EPM7128 A +Макетная тестовая доска (суперценностьPLDОбучающий комплект)
1K10/30/50/Разработка Экспериментальная доска	ALTERA EPF10K10 V2.0Тест разработки доска
XILINX FPGA/CPLDОсновная плата
XC2S50 V2.0Высокого качестваFPGAУчебный комплект	XLINXXC95144Тест разработки доска
XILINXXC2S50/EТест разработки доска	XC2S50 V2.0Высокого качестваFPGAУчебный комплект
XC2S100EВысокого качестваFPGAУчебный комплект	XC3S400 V1.2Встроенный макетная плата
Решетки FPGA/CPLDОсновная плата
Решетки ISP2128Тест разработки доска	Решетки ISPMACH LC4064VТест разработки доска

Канал DA

Как показано на диаграмме аппаратной структуры, схема DA состоит из высокоскоростного чипа DA, 7-го порядка низкочастотного фильтра butterworth, цепи регулировки амплитуды и выходного интерфейса сигнала.

Высокоскоростной чип DA, который мы используем,-AD9708, запускаемый компанией AD. В AD9708 представляет собой 8-битный, 125 Мбит/с DA конверсионный чип со встроенным 1,2 v Опорное напряжение и дифференциальный ток на выходе. внутренняя структура чипа показана ниже

После того, как дифференциальный выход AD9708 чип, во избежание помех, схема соединен с 7-заказ butterworth фильтром нижних частот с пропускной способностью мембранного указателся 40 МГц. Частотная характеристика показана на рисунке ниже

Параметры фильтра показаны на рисунке ниже

После фильтра мы использовали 2 части операционного усилителя AD8056 с высокой производительностью 145 мГц полосы пропускания для реализации функций дифференциальной переменной одноклеммной и амплитудной регулировки, чтобы максимально увеличить производительность всей цепи. амплитудная регулировка, с помощью потенциометра 5 K, конечный Выходной диапазон составляет-5 v ~ 5 V (10Vpp).

Примечание: поскольку точность цепи не очень точна, конечный выход имеет определённую погрешность, амплитуда формы волны может не достигать 10Vpp, могут быть некоторые проблемы, такие как обрезка формы волны, это нормальные условия.

Примечание: Из-за влияния амплитудно-частотных характеристик амплитуда формы волны будет уменьшаться с увеличением частоты.

AD цепи

Как показано на диаграмме структуры оборудования, схема AD состоит из высокоскоростного AD чипа, схемы затухания и интерфейса ввода сигнала.

Высокая скорость AD чип, который мы используем 8-битный AD9280 чип Разработанный AD компания, имеющая Максимальная частота дискретизации 32MSPS. Внутренняя структура показана ниже

Согласно приведенной ниже конфигурации, мы устанавливаем Диапазон входного напряжения AD: 0 V ~ 2 V

Перед входом сигнала в AD чип, мы строим схему затухания с чипом AD8056, и входной диапазон интерфейса-5 В ~ + 5 В (10Vpp).После затухания входной диапазон удовлетворяет входному диапазону AD чипа (0 ~ 2 в).

SignalTap II сигналов

Форма волны ниже-это форма волны данных, собранная с помощью инструмента SignalTap II в Quartus II.

Высокоскоростной эксперимент по приобретению и воспроизведению AD/DA в реальном времени (DA генерирует синусоидальную волну, AD в реальном времени)

Экспериментальная видео по адресу:

Http://v.youku.com/v_show/id_XNDU5NTc4NjAw.html

Две высокоскоростные платы расширения AD/DA VER2.0 И FPGA используются для формирования двухканальной самостоятельной высокоскоростной системы сбора AD/DA

1. Схема подключения к основной плате FPGA EP2C35:

Плата расширения должна быть подключена к J6 позиции FPGA2C35, заботясь о том, чтобы не скользить и не вставлять назад.

2: схема подключения EP4CE30 VER2.0 и ADDAVER2.0

3. Схема подключения с DSP2812 + FPGA:

Отгрузочная ведомость:

Плата расширения AD/DA VER2.0 * 1

Сигнальная линия BNC (опционально)

Вспомогательные материалы (после того, как пользователь получит товар, мы отправим его по электронной почте)